12月21日消息，amd近日官方公布了第一份关于zen6架构设计的文档《amd family 1ah model 50h-57h处理器性能监控计数器》，通过性能监视接口了，披露了zen6架构设计的不少细节。
当然，这次讲的是EPYC数据中心处理器的Zen6，而不是消费级锐龙，但底层逻辑是相通的。
在此之前，我们只知道EPYC Zen6是首个采用台积电2nm工艺的高性能处理器，最多256个核心。
最新文档支出，Zen6架构并不是Zen4/5的渐进式小幅度升级，而是经过了全面翻新，专门为高吞吐量设计的更宽架构，拥有8个宽度的指令调度引擎(苹果9个宽度)，当然继续支持SMT同步多线程。
Zen6重点增强了对矢量(向量)运算、浮点运算执行状态的监测能力，显然非常重视密集型数学运算负载。
Zen6核心还配备了特殊的计数器，用于统计闲置调度窗口、后端流水线阻塞、线程选择损耗等，再次印证Zen6架构上对更宽发射技术与SMT仲裁机制的战略思路。
Zen6依然支持512位完整宽度的AVX-512指令集，兼容FP64、FP32、FP16、BF16等数据格式，支持FMA(融合乘加)、MAC(乘积累加)运算，以及浮点-整数混合矢量执行，包括VNNI(矢量神经网络指令集)、AES(高级加密标准)、SHA(安全哈希算法)等。
不仅如此，Zen6 AVX-512的持续吞吐量极高，需要借助合并式性能计数器才能实现精准测量。
这两年，AVX-512指令集反而已经成为AMD的杀招，Zen6每个时钟周期能够完成的矢量运算任务量，更是超出了传统测量方法的适用范围，所以才需要新的监视接口。
总体而言，Zen6将是AMD首次从底层开始、专为数据中心和AI应用场景打造的微架构，必将成为一款计算利器。
至于消费级版本将保留哪些特性，实际表现如何，还有待观察。
